簡介：集成硅基光學系統(tǒng)， 由于其小的器件尺寸， 以及與傳統(tǒng)集成電路CMOS工藝良好的兼容性， 成為目前研究的一個熱點。 許多微納米器件已經(jīng)在硅基上實現(xiàn)集成， 如激光器、 調(diào)制器、 濾波器、 耦合器、 緩存器等。 而光柵用于實現(xiàn)耦合器功能， 有著耦合面積小、 耦合效率高等優(yōu)點，從而廣泛用在平面光學系統(tǒng)中。[0003] Si和SiO2的高折射差(約2.0)為實現(xiàn)納米光波導和超小尺度的集成光波導器件提供了可能性， 在光通信、 光互連、 光傳感領域具有巨大的應用前景。 然而由于超小的截面尺寸， 納米光波導和外部世界（如光纖）之間存在巨大的模式失配， 造成納米波導和光纖之間巨大的耦合損耗。 光柵耦合器作為納米波導和光纖之間的耦合器件， 可以有效解決這一問題。 在光柵耦合器的研制中， 如何進一步提高耦合效率和降低工藝成本是一個重要研究內(nèi)容。 在以往的方案中，光柵耦合器通過專用掩模和工藝步驟來實現(xiàn)，這樣大大增加了器件的制作成本，不利于生產(chǎn)。而且一般制作于SOI襯底上的光柵耦合器，對SOI埋氧層的厚度精度的要求較高，同樣不利于成本的降低。[0004] 因此， 如何獲得一種高耦合效率、 低工藝成本且可一體形成于CMOS制作工藝中的光柵耦合器是當前開發(fā)的重點。

優(yōu)點：提供一SOI襯底， 刻蝕所述SOI襯底的頂層硅至埋氧層， 形成周期為500~800nm的耦合光柵， 同時于所述頂層硅中隔出CMOS有源區(qū)；于所述耦合光柵上制作覆蓋于所述耦合光柵的柵氧化層， 同時于所述CMOS有源區(qū)表面形成柵氧化層；于所述柵氧化層表面形成導電層， 刻蝕所述導電層， 形成與所述耦合光柵周期相同的覆層結構， 同時于所述柵氧化層表面且與所述CMOS有源區(qū)對應的區(qū)域上形成柵極結構；于上述所得結構的表面形成保護層以完成制備。 制作于SOI襯底頂層硅中的耦合光柵的刻蝕深度與頂層硅厚度相同，與CMOS有源區(qū)共享掩模并同時制作形成， 降低了制作成本；覆蓋于柵氧化層上的導電上覆層提高了耦合效率， 與CMOS柵極共享掩模并同時制作形成， 降低了制作成本；優(yōu)化的結構參數(shù)使得光柵耦合器的耦合效率顯著提高；新穎的光柵耦合器結構使耦合效率對SOI埋氧層厚度的依賴性大為降低，從而放松了對SOI襯底的規(guī)格要求。